हाई-स्पीड 5G और डेटा कनवर्टर डिज़ाइन में आवृत्ति स्थिरता का सरलीकृत कार्यान्वयन

हाई-स्पीड डेटा कन्वर्टर्स और 5G रेडियो डिज़ाइन में, फ़्रीक्वेंसी स्रोत अक्सर छिपी हुई बाधाएँ होते हैं। जैसे-जैसे डेटा ट्रांसमिशन दरें बढ़ती हैं और 5G उच्च बैंड की ओर बढ़ता है, प्रदर्शन आवश्यकताओं को पूरा करना अधिक कठिन हो जाता है। आवश्यकताओं की सूची लगातार बढ़ती जा रही है और इसकी दिशा अक्सर प्रदर्शन उद्देश्यों से टकराती है।

किसी इमारत की नींव की तरह, यदि आवृत्ति स्रोत में परिवर्तन होता है तो उस पर बनी हर चीज़ प्रभावित होगी। घड़ी या स्थानीय वोल्टेज-नियंत्रित ऑसिलेटर (वीसीओ) वह आधार है, जिसकी कोई भी अस्थिरता पूरे सिस्टम में फैलती है, चाहे अन्य हिस्से कितने भी अच्छे तरीके से डिज़ाइन किए गए हों।

प्रत्येक आवृत्ति सिंथेसाइज़र का मूल एक चरण-लॉक लूप है (इसके बाद इसे पीएलएल के रूप में संदर्भित किया जाएगा)। पीएलएल आउटपुट आवृत्ति को एक सटीक संदर्भ में लॉक करने और इसे स्थिर रखने का तंत्र है। यह ड्रिफ्ट ऑसिलेटर से एक स्थिर, नियंत्रणीय आवृत्ति स्रोत को अलग करता है।

रेडियो, रडार, चरणबद्ध सरणियाँ, मल्टीबैंड परीक्षण उपकरण और वायरलेस बुनियादी ढांचे जैसे आधुनिक अनुप्रयोगों को हस्तक्षेप से बचने, मल्टीचैनल का समर्थन करने या इलेक्ट्रॉनिक रूप से बीम मॉड्यूलेशन करने के लिए विभिन्न आवृत्तियों के बीच निरंतर हॉपिंग की आवश्यकता होती है। हर बार जब सिस्टम आवृत्ति बदलता है, तो उसके पीएलएल को फिर से लॉक करना होगा। इससे पहले, सिग्नल अस्थिर और मूल रूप से अनुपयोगी था। री-लॉक समय सीधे पूरे उत्पाद की प्रतिक्रिया गति को प्रभावित करता है।

डेटा कन्वर्टर्स सटीक, नियमित अंतराल पर, आमतौर पर प्रति सेकंड लाखों बार इनपुट सिग्नल को मापकर काम करते हैं। घड़ी प्रत्येक माप का समय निर्धारित करती है। घड़ी में किसी भी समय की अनिश्चितता (जिटर के रूप में भी जाना जाता है) का मतलब है कि माप गलत समय पर होता है, इस प्रकार त्रुटियां उत्पन्न होती हैं, जिन्हें आउटपुट पर शोर के रूप में दिखाया जाता है। सिग्नल जितना तेज़ होगा, प्रभाव उतना ही गंभीर होगा।

5G रेडियो में एक ही समस्या अलग-अलग रूपों में होती है। स्थानीय थरथरानवाला सटीक रूप से रेडियो सिग्नल को सही आवृत्ति पर रखता है। घड़ी स्रोत में चरण शोर को सैंपलिंग जिटर में परिवर्तित किया जाता है, जो सीधे कनवर्टर के एसएनआर को सीमित करता है और अंततः सिस्टम-स्तरीय संकेतक जैसे त्रुटि वेक्टर आयाम (ईवीएम) को प्रभावित करता है।

दोनों मामलों में, परिणाम समान हैं: आवृत्ति स्रोत की अनिश्चितता एक त्रुटि को जन्म देगी जिसे डाउनस्ट्रीम में ठीक नहीं किया जा सकता है। उत्कृष्ट गतिशील प्रदर्शन वाला कनवर्टर केवल अपने लक्ष्य प्रदर्शन सूचकांक को प्राप्त कर सकता है जब इसे चलाने वाली घड़ी समान रूप से सटीक हो।

वास्तव में, सिंथेसाइज़र का चरण शोर यह निर्धारित करता है कि घड़ी सिग्नल में कितनी समय अनिश्चितता जमा हो गई है (आरएमएस जिटर द्वारा दर्शाया गया है, जो इन समय त्रुटियों के औसत आकार का प्रतिनिधित्व करने वाला एक एकल मूल्य है), और इस प्रकार यह निर्धारित करता है कि सिग्नल डिजिटल होने से पहले कनवर्टर का कितना शोर और विरूपण बजट खर्च किया गया है।

डिज़ाइन संबंधी विचार
हाई-स्पीड डेटा कन्वर्टर्स और 5G एप्लिकेशन डिज़ाइन करते समय, प्रदर्शन को प्रभावित करने वाले विभिन्न ट्रेड-ऑफ़ पर विचार किया जाना चाहिए:

चरण शोर पृष्ठभूमि शोर को निर्धारित करता है और प्राप्त किए जा सकने वाले सर्वोत्तम सिग्नल रिज़ॉल्यूशन को निर्धारित करने के लिए गतिशील रेंज की ऊपरी सीमा निर्धारित करता है, चाहे वह अन्य मामलों में कितना भी उत्कृष्ट क्यों न हो। 5G रेडियो में, यह निर्धारित करता है कि मॉड्यूलेशन स्कीम को रिसीवर पर डिकोड किया जा सकता है या नहीं।
आवृत्ति रेंज लचीलेपन को निर्धारित करती है। एक सिंथेसाइज़र जो बाहरी आवृत्ति दोहरीकरण या विभाजन के बिना लक्ष्य आवृत्ति बैंड को कवर कर सकता है, डिज़ाइन को सरल बना सकता है, घटकों की संख्या को कम कर सकता है और इन अतिरिक्त कैस्केड द्वारा पेश किए गए शोर और जटिलता को खत्म कर सकता है।
लॉक समय यह निर्धारित करता है कि सिस्टम कितनी जल्दी चैनल स्विच कर सकता है या गतिशील स्थितियों पर प्रतिक्रिया कर सकता है - फ़्रीक्वेंसी हॉपिंग और बीम स्टीयरिंग अनुप्रयोगों में आवश्यक।
पीएलएल संदर्भ के साथ अपने आउटपुट की लगातार तुलना और सुधार करके अपने आउटपुट को एक आवृत्ति पर लॉक कर देता है। इस सुधार प्रक्रिया को फीडबैक लूप द्वारा नियंत्रित किया जाता है, जिसे किसी भी फीडबैक लूप की तरह स्थिर करने के लिए समय की आवश्यकता होती है क्योंकि लूप को आउटपुट का उपयोग करने से पहले त्रुटि का पता लगाना, प्रतिक्रिया देना और स्थिर करना होगा।

पारंपरिक डिजाइनों में, लूप बैंडविड्थ जो पीएलएल प्रतिक्रिया गति निर्धारित करता है, चरण शोर प्रदर्शन को भी सीधे प्रभावित करता है। लॉक को तेज करने के लिए लूप का विस्तार करने से चरण शोर खराब हो जाएगा। चरण शोर में सुधार के लिए लूप को सिकोड़ने से लॉक समय पर नकारात्मक प्रभाव पड़ सकता है। इस मौलिक व्यापार-बंद का मतलब है कि डिजाइनरों को यह चुनना होगा कि उनके आवेदन के लिए क्या अधिक महत्वपूर्ण है - और इस विकल्प के परिणाम भुगतने होंगे।

एकीकृत फ्रैक्शनल एन-डिवीजन फ़्रीक्वेंसी सिंथेसाइज़र की नवीनतम पीढ़ी सीधे इन ट्रेड-ऑफ़ को हल करती है। प्रारंभिक समाधानों ने डिजाइनरों को चरण शोर प्रदर्शन और एकीकरण के बीच चयन करने के लिए मजबूर किया, जबकि नए उपकरणों ने अल्ट्रा-लो चरण शोर, विस्तृत आवृत्ति कवरेज, तेज़ लॉक समय और कॉम्पैक्ट पैकेजिंग को संयोजित किया, उन हिस्सों को एकीकृत किया जिन्हें पहले एक ही समाधान में कई अलग-अलग घटकों की आवश्यकता होती थी।

डेटा कनवर्टर घड़ी के लिए, इसका मतलब है कि आवृत्ति स्रोत का पृष्ठभूमि शोर अब सिस्टम की गतिशील रेंज पर बाधा नहीं है। 5G रेडियो डिज़ाइन के लिए, इसका मतलब यह है कि मांग त्रुटि वेक्टर आयाम लक्ष्यों को प्राप्त करना एक समस्या के बजाय एक हल की गई आवृत्ति स्रोत समस्या बन जाती है जिसे इसके आसपास इंजीनियर किया जाना चाहिए।- जी।

आधुनिक आरएफ सिस्टम आमतौर पर एक नमूना घड़ी और एक स्थानीय थरथरानवाला उत्पन्न करने के लिए एक आंशिक एन-डिवीजन पीएलएल सिंथेसाइज़र का उपयोग करते हैं। यद्यपि ये आर्किटेक्चर अत्यंत सूक्ष्म आवृत्ति रिज़ॉल्यूशन की अनुमति देते हैं, आवृत्ति विभाजन अनुपात का मॉड्यूलेशन मात्रात्मक शोर और आंशिक नकली का परिचय देता है, जो समग्र चरण शोर वक्र को प्रभावित करता है। एम्पलीफायर या फिल्टर द्वारा उत्पन्न शोर सिग्नल को प्रभावित करेगा, लेकिन आवृत्ति स्रोत द्वारा उत्पन्न शोर संदर्भ को नष्ट कर देगा, जबकि खराब संदर्भ संदर्भ पर निर्भर सभी मॉड्यूल को नष्ट कर देगा।

ऑन-चिप वीसीओ सर्किट बोर्ड डिज़ाइन को सरल बनाता है
ब्रॉडबैंड फ़्रीक्वेंसी संश्लेषण का पारंपरिक रूप से मतलब अलग-अलग घटकों (बाहरी वीसीओ, पीएलएल, बफ़र्स, आदि) के साथ सिग्नल श्रृंखलाओं की असेंबली और परिणामी लेआउट कठिनाइयों से है। एनालॉग डिवाइसेस, इंक. (एडीआई) वीसीओ को एक चिप समाधान में एकीकृत करके, संपूर्ण सिग्नल श्रृंखला को एक डिवाइस में एकीकृत करके और 5जी रेडियो और हाई-स्पीड डेटा कनवर्टर डिज़ाइन के लिए आवश्यक चरण शोर और जिटर प्रदर्शन का त्याग किए बिना आवृत्ति हॉपिंग के लिए तेज़ अंशांकन क्षमता प्रदान करके सर्किट बोर्ड डिज़ाइन को सरल बनाता है।

फ़्रीक्वेंसी स्विचिंग एक झटके में नहीं की जाती है। जब पीएलएल को एक नई आवृत्ति पर स्विच करने का आदेश प्राप्त होता है, तो आउटपुट को उपलब्ध आवृत्ति में बदलने से पहले उसे तीन अलग-अलग चरणों से गुजरना पड़ता है। प्रारंभ में, इसे एक स्विच कमांड प्राप्त होता है। इसके बाद यह आवश्यक आवृत्ति उत्पन्न करने के लिए उपयुक्त सेटिंग्स के लिए आंतरिक रूप से खोज करता है; यह खोज चरण सबसे धीमा हिस्सा है, आमतौर पर आधुनिक ब्रॉडबैंड उपकरणों में 100 से 250 माइक्रोसेकंड। अंत में, यह सुनिश्चित करने के लिए स्थिर हो जाता है कि आउटपुट पर्याप्त रूप से साफ और उपलब्ध है।

ADI की ADF4382 श्रृंखला सीधे धीमे मध्यवर्ती लिंक की समस्या को हल करती है। तेज़ अंशांकन के लिए, हर बार फ़्रीक्वेंसी स्विच के अनुरोध पर दोबारा खोज करने की आवश्यकता नहीं होती है, बल्कि इसके बजाय एक ऑन-चिप लुकअप तालिका का उपयोग किया जाता है जिसमें 32 फ़्रीक्वेंसी रेंज में ज्ञात बिंदुओं के लिए पूर्व-गणना की गई सेटिंग्स होती हैं। जब एक नई आवृत्ति की आवश्यकता होती है, तो यह दो निकटतम भंडारण बिंदुओं को ढूंढता है और उनके बीच इंटरपोलेट करता है ताकि सही सेटिंग्स लगभग तुरंत उपलब्ध हो सकें। इस तरह, कुल लॉक समय को कम से कम 2 माइक्रोसेकंड के साथ 10 माइक्रोसेकंड के भीतर कम किया जा सकता है।